RISC-V

RISC-V (pronunciado risk-five) es una arquitectura de conjunto de instrucciones (ISA) de hardware libre basada en un diseño de tipo RISC (computación con un conjunto de instrucciones reducidas). A diferencia de la mayoría de los conjuntos de instrucciones, el de RISC-V es libre y abierto y se puede usar sin regalías para cualquier propósito, lo que permite que cualquiera diseñe, fabrique y venda chips y software de RISC-V. Si bien no es la primera ISA de arquitectura abierta, es significativa porque está diseñada para ser útil en una amplia gama de dispositivos. El conjunto de instrucciones también tiene un cuerpo sustancial de software de soporte, que evita una debilidad habitual de los nuevos conjuntos de instrucciones. El proyecto comenzó en 2010 en la Universidad de California en Berkeley, pero muchos colaboradores son voluntarios y trabajadores de la industria fuera de la universidad. El conjunto de instrucciones se ha diseñado pensando en implementaciones pequeñas, rápidas y de bajo consumo para el mundo real,​​ pero sin una sobre-ingeniería excesiva que buscase una microarquitectura concreta.​​​ En mayo de 2017, estaba cerrada la versión 2.2 del conjunto de instrucciones del espacio de usuario​. El conjunto de instrucciones privilegiadas estaba disponible como borrador en la versión 1.10.