LPDDR5

La LPDDR5 (en anglais : « Low Power Double Data Rate 5 », littéralement : « débit de données double basse consommation 5») est un format de mémoire pour périphérique basse consommation, évolution des normes LPDDR, LPDDR2, LPDDR3 et LPDDR4, dont les spécifications ont été officialisées le 19 février 2019 par le JEDEC sous la norme JESD209-5 LPDDR5. Samsung a annoncé en juillet 2018 avoir des prototypes fonctionnels de puces LPDDR5. La LPDDR5 introduit les changements suivants : Le débit de transfert de données est augmenté à 6400 Mbit/s par broche Des horloges différentielles sont utilisées (3200 MHz, DDR) La mémoire tampon de prélecture n’est pas doublée à nouveau, mais reste à 16n Le nombre de banques est porté à 16, réparties en quatre groupes de banques similaires à la DDR4 Améliorations de l’économie d’énergie : Commandes Data-Copy et Write-X (tout à un ou tout à zéro) pour diminuer le transfert de données Échelle dynamique de fréquence et de tension Une nouvelle architecture d’horloge, où les commandes utilisent une horloge maîtresse à un quart de vitesse (CK), tandis que les données sont transférées via des signaux à pleine vitesse Write Clock (WCK) et Read Strobe (RDQS) activés uniquement lorsque cela est nécessaire Un ensemble d’horloges à pleine vitesse par octet (contre une horloge pour 16 bits dans la LPDDR4) Suppression de la broche Clock Enable (CKE) ; à la place, le mode basse consommation est activé par une commande via le bus CA, et dure jusqu’à ce que le signal Chip Select (sélection de puce) passe à haut. Les processeurs AMD Van Gogh, Intel Alder Lake, Apple silicon (M1 Pro, M1 Max, M1 Ultra, M2 et A16 Bionic), Huawei Kirin 9000 et Snapdragon 888 prennent en charge les contrôleurs mémoire LPDDR5. Le doublement du taux de transfert et l'horloge maîtresse...